Det som gör fotoner särskilt lämpade för att ytterligare minska storleken på dagens elektroniska kretsar är att de susar fram utan det motstånd som elektroner möter, med värmeutveckling som följd. Värmeutvecklingen är ett stort hinder för att kunna krympa dagens elektroniska kretsar ytterligare.
Michael Buehler-Garcia, VP för Calibre Design Solutions på Siemens, konstaterar att man är mycket nöjda med Siemens EDA är glada över att utöka sin ömsesidiga lösning med GF till den framväxande kiselfotonikmarknaden:
– Absolut, medan kiselfotonikdesigner och deras efterföljande inkludering i multi-die-erbjudanden introducerar nya verifieringskomplexiteter, behandlas dessa komplexiteter i Calibres ”silicon photonics design kit”, som inte kräver någon förändring av hur designers traditionellt använder Calibre.”
Falska positiva fel
Kisel-fotonik gör det möjligt för företag att ta med fiberoptik direkt i integrerade kretsar. Kiselfotoniska enheter innehåller dock böjda layouter, snarare än de linjära Manhattan-rutnäts-funktionerna som finns i traditionella CMOS-designer.
Att tillämpa traditionell CMOS DRC på kiselfotoniska layouter ger många falska positiva fel, som designteam ofta måste ägna veckor åt att spåra. För att möta denna utmaning använder GF Siemens Calibre eqDRC-programvara, som tillåter regelkontroller att använda ekvationer i stället för, eller utöver, linjära mätningar. Detta hjälper till att möjliggöra mer exakta resultat, vilket leder till betydligt färre fel, så designteam kan spendera mycket mindre tid och färre resurser på att felsöka sina konstruktioner.
Omöjligt att urskilja var en struktur börjar eller slutar
På liknande sätt utgör den kurvlinjära naturen hos fotoniska strukturer, tillsammans med den allmänna bristen på källnätlistor för optik, en utmaning när man utför LVS-kontroll (Layout Versus Schematic). Traditionell IC LVS-teknik extraherar fysiska mätningar från välförstådda elektroniska strukturer och jämför dem med de avsedda motsvarande elementen i källnätlistan. Men med böjda strukturer är det svårt, för att inte säga omöjligt, att urskilja var en struktur börjar och en annan slutar. Med den nya GF Fotonix PDK med Calibre LVS löses detta hinder med hjälp av text- och markörlager för att urskilja intressanta områden.
Kiselfotoniska enheter implementeras ofta i en enskild form på en specifik processnod, staplas och packas sedan med resten av designkomponenterna i flera formar med hjälp av avancerad heterogen förpackningsteknik. Genom att använda hela kärnutbudet från Calibre kan de totala verifieringscykeltiderna reduceras avsevärt.
Verktygen certifierade av GF
GF Fotonix process design kits (PDK) inkluderar Siemens Calibre nmDRC-programvara för designregelkontroll (DRC) och Calibre nmLVS programvara för layout kontra schematisk (LVS) verifiering. Båda Calibre-verktygen är helt certifierade av GF, så gemensamma kunder som designar för den nya GF Fotonix-plattformen kan fortsätta att använda den pålitliga Calibre nmPlatform för kiselfotoniska enheter som de har använt för tidigare erbjudanden.
Värdefullt med GF Fotonix är att den konsoliderar komplexa processer, som tidigare distribuerades över flera chips, på ett enda chip genom att kombinera ett fotoniskt system, radiofrekvens-komponenter (RF) och högpresterande komplementär metall-oxid-halvledarlogik (CMOS) på bara ett kiselchip.
– Vårt samarbete med Siemens EDA är ytterligare ett exempel på hur GF samarbetar med branschledare för att leverera innovativa, time-to-market-lösningar för våra kunder, säger Mike Cadigan, senior VP för Customer Design Enablement, på GF. Kombinationen av Siemens Calibre-verktyg, för både designverifiering och drift efter tape-out, med GF Fotonix-lösningen, kan hjälpa designers att effektivt skapa de kraftfulla, flexibla och energieffektiva lösningarna som krävs i dagens nästa generations datacenter, datoranvändning och avkänningsapplikationer.
